Japanese Patent Office Patent Laying-Open Gazette

Patent Laying-Open No. 3-58543

Date of Laying-Open: March 13, 1991

Internatinal Class(es): H04L 12/56

(4 pages in all)

Title of the Invention:

Packet Assembly Device

Patent Appln. No.

1-195080

Filing Date:

July 26, 1989

Inventor(s):

Shinobu Yagi

Applicant(s):

Matsushita Electric Industrial Co., Ltd.

Partial English Translation of Japanese Patent Laying-Open No. 3-58543

...omitted...

Prior art

Fig. 3 shows a structure of a conventional packet assembly device which includes a buffer memory 3 for temporarily storing transmitted data 401 to 407 input to input terminal 1; a data amount counter 4 for counting the amount of transmitted data stored in the buffer memory and determining whether a condition for packeting is satisfied; and a packet transmission circuit 5 for reading data 7 corresponding to one packet from buffer memory 3 in response to an instruction signal 6 from the read amount counter 4, performing necessary operation such as addition of a header to prepare output packets 411 to 413 and for outputting the output packets to an output terminal 2.

Fig. 4 is a timing chart showing the operation of the packet assembly device shown in Fig. 3, in which reference numerals 401 to 407 represent transmitted data input burst wise to packet assembly circuit, 411 to 413 represent output packets in which transmitted data 401 to 407 are assembled as packets having a prescribed length, and 421

represents a packet header indicating additional information such as a destination of each packet.

In Fig. 4, for the simplicity of description, it is assumed that transmitted data 401 to 407 are input to packet assembly circuit burst wise, in which integer multiple of a unit data amount represented by the interval between vertical lines in the figure is handled as a group. Further, it is assumed that the amount of data transmitted by one packet is 5 units of data amount (transmission data corresponding to five intervals between the vertical lines of the figure).

Assume that the transmitted data 401, 402, and 403 have the data lengths of 1 unit of data amount, 2 units of data amount and 3 units of data amount, respectively. When 2 units of data amount of transmitted data 403 have been stored in buffer memory 3, packeting condition of transmitted data stored in the buffer memory is satisfied, and thus the data is transmitted as an output packet 411, from packet transmission circuit 5.

The last 1 unit of data amount of transmission data 403 is transmitted as output packet 412, together with the data corresponding to 3 units of data amount of transmission data 404 and 405. Similarly, the data of the last 1 unit of data amount of transmission data 405 as well as transmission data 406 and 407 are transmitted as

output packet 413.

As described above, even in the conventional packet assembly device shown in Fig. 3, it is possible to transmit the transmitted data input burst wise as packets having a prescribed length.

⑩ 日本 国 特 許 庁 (JP) ⑪ 特 許 出 願 公 開

⑫ 公 開 特 許 公 報 (A) 平3-58543

®Int. Cl. 5

識別記号 庁内整理番号

❸公開 平成3年(1991)3月13日

H 04 L 12/56

7830-5K H 04 L 11/20

102 F

審査請求 未請求 請求項の数 1 (全4頁)

国発明の名称 パケツト組立装置

> ②特 願 平1-195080

22出 願 平1(1989)7月26日

70発 明 者 木 神奈川県横浜市港北区綱島東4丁目3番1号 松下通信工

業株式会社内

⑪出 願 人 松下電器産業株式会社

大阪府門真市大字門真1006番地

⑭代 理 人 弁理士 粟野 重孝 外1名

.

-1. 発明の名称

パケット組立装置

2. 特許請求の範囲

送信データを一時蓄積するパッファメモリと、 前記バッファメモリ内に蓄積された送信データー 虽をカウントするデータ量カウンタと、

前記パッファメモリ内にデータが滞留している 時間を計測するタイマ回路と、

前記データ量カウンタが所定のデータ量をカウ ントした場合または前記タイマ回路が所定の時間 を計測した場合に、前記パッファメモリからデー 夕を読み出してパケットを生成し、送出するパ ケット送出回路を備えたパケット組立装置。

3. 発明の詳細な説明

産業上の利用分野

本苑明は、送信データ量がパケット化条件を満 たすまで一時的にバッファメモリに蓄積させる方 式のパケット組立装置に関する。

従来の技術

第3図は従来のパケット組立装置の構成を示す もので、入力端子1に入力された送信データ40 1~407を一時蓄積するためのパッファメモリ 3とこのバッファメモリに蓄積される送信データ 量をカウントしパケット化条件を満たすかどうか を判定するデータ量カウンタ4と、このデータ品 カウンタ4からの指示信号6によりパッファメモ リ3から1パケット分のデータ7を読み出し、 ヘッグ付加等の処理を行って出力パケット411 ~413として出力端子2に出力するパケット送 出回路5とで構成されている。

第4図は第3図に示したパケット組立装置の動 作を説明するための動作タイミング図を示すもの で、401~407はパケット狙立回路にバース ト状に入力される送信データ、411~413は 送信データ401~407を一定の長さのパケッ トに組み立てた出力パケット、421は各パケッ トの宛先やその他の付加情報を示すパケットへっ グである。

なお、第4図においては、説明を簡単にするた

め、送信データ401~407は図の縦線の間隔で示される単位データ量の整数倍をひとまとまりとしてパースト状にパケット租立回路に入力されるものとし、また、1パケットによって伝送されるデータ量は、5単位データ量(図の縦線の間隔5つ分の送信データ)としている。

いま、上記送信データ401、402、403 のデータ長をそれぞれ1単位データ量、2単位 データ量、3単位データ量とすると、送信データ 403のうち2単位データ量がバッファメモリ3 内に蓄積された時点で該バッファメモリ内に蓄積 された送信データのパケット化条件が満たされ、 出力パケット411としてパケット送出回路5か ら送信される。

また、送信データ403の最終の1単位データ 量のデータは、送信データ404と送信データ4 05のうちの3単位データ量分のデータとともに 出力パケット412として送出される。同様に、 送信データ405の最終の1単位データ量のデー タと送信データ406および送信データ407 は、出力パケット413として送出される。

上記のようにして、第3図に示した従来のパケット組立装置においても、パースト状に入力される送信データを一定の長さのパケットとして送出することができる。

発明が解決しようとする課題

本発明はこのような従来の問題を解決するものであり、パケット送出までの遅延時間を一定時間内に収め、遅延時間のばらつきを小さくすることのできる優れたパケット組立回路を提供すること

を目的とするものである。

課題を解決するための手段

本発明は上記目的を達成するために、バッファメモリ内にデータが滞留している時間を計画するためのタイマ回路を設け、バッファメモリ内に1パケット分の送信データが蓄積されることの他に、バッファメモリ内の未送出データの滞留時間が一定時間に達することをパケット化条件とするよう構成したものである。

作 用

従って、本発明によれば、バッファメモリ内の データの滞留時間が一定時間に遂した場合に送ら データをパケット化して送出することにより、送信データのパケット組立装置への到着間隔が大き な場合でも、送信データがパケットとして送出さ れるまでの遅延時間が一定値よりも大きくなるの を防ぐことができるという効果を有する。

実施例

第1図は本発明の一実施例の構成を示すものである。第1図において、11、12はパケット組

第2図は、第1図に示した本発明によるパケット組立装置の動作を説明するための動作タイミング図である。第2図において、201~207はパケット組立回路にパースト状に入力される送信データ、211~214は送信データ201~207を一定の長さのパケットに組み立てた出力パ

ケット、221は各パケットの宛先やパケット内の有効データ長等の付加情報を示すパケットヘッグである。

なお、第2図においては、第4図と同様に説明を簡単にするため、送信データは図の縦線の間隔で示される単位データ量の整数倍をひとまとまりとしてパースト状にパケット組立回路に入力されるものとし、また、1パケットによって伝送されるデータ量は、5単位データ量(図の縦線の間隔5つ分の送信データ)としている。

次に上記実施例の動作について説明する。 パッファメモリ 1 3 への送信データの書き込み、データ量カウンタ 1 4 による送信データ量のカウントおよびパケットの送出指示は、従来のパケット組立回路の場合と同様である。

いま、上記送信データ201,202,203 のデータ長をそれぞれ1単位データ量、2単位 データ量、3単位データ量とすると、出力パケット211および212は第2図に示すタイミング で出力される。

到着によりパッファメモリ内のデータ量が1パケット分に達しないと、タイマ回路16はT時間、後にパケット送出回路15に未送出パケットの送出を指示する指示信号21を出力する。

この場合、バッファメモリ13から読み出したデータ18は1パケット分のデータ量に満たないため、パケット送出回路15は送信データ205の及終の1単位データ量分のデータ222にダミーデータ223を付加して出力パケット213として送出する。

このように、上記実施例によれば、パケット租立装置への送信データの到着間隔が大きな場合で もパッファメモリ内での送信データの滞留時間を 一定時間内に収めることができる。

発明の効果

以上のように、この本発明によれば、バッファメモリ内に送信データが確留している時間を計削するタイマ回路を設け、バッファメモリ内のデータ 量を計測するデータ量カウンタの他に、上記タイマ回路からの指示によっても、バッファメモリ

つまり、データ203のうち2単位データ量がパッファメモリ13内に蓄積された時点で該パッファメモリ内に蓄積されたデータのパケット化条件が満たされ、出力パケット211としてパケット送出回路15から送出される。また、データ203の最終の1単位データ量のデータは、送信データ205のうちの3データ量分のデータととらに出力パケット212として送出される。

そして、上記出力パケット212の送出終了の 時点でタイマ回路16は、パケットの送出終了ご とにパケット送出回路15から出力されるパケッ ト送出終了信号20によりリセットされる。

しかし、この時、バッファメモリ13内には送信データ205の最終の1単位データ量分のデータが未送出のまま残っているため、タイマ回路16はバッファメモリ13からのデータ残量信号19を受けて該バッファメモリでのデータの滞留時間の計測を開始する。

出力パケット212の送出後、予め設定された 一定時間Tまでのあいだに、 新たな送信データの

からの送信データの読み出しとパケットの送出を 行うように構成したので、パケット組立袋置への 送信データの到着間隔が大きな場合でも、送信 データがパケットとして送出されるまでの遅延時 間の増大を抑えることができ、遅延時間のばらつ きを小さくすることができるという効果がある。

4. 図面の簡単な説明

第1図は本発明の一実施例におけるパケット組立技武のブロック図、第2図は第1図に示した実施例を説明するための動作タイミング図、第3図は従来のパケット組立技武のブロック図、第4図は第3図に示したパケット組立技武の動作を説明するための動作タイミング図である。

13…バッファメモリ、14…デーク量カウンタ、15…パケット送出回路、16…タイマ回路、201~207…送信データ、211~214…出力パケット。

代理人の氏名 非理士 累 野 蛍 孝 ほか 1 名






图 2 器





11

M

<u>7</u>

急

3

13